1. 基本门电路设计
只要求输出端为OC门就可以。这样，多个门电路的输出端可以接在一起，才能实现线与的逻辑功能。
2. 基本门电路设计3位带进位的加法电路
进位加法的算式怎么写 ？横式按原题从左向右写，竖式是第一个加数写在最上边，第二个加数写在第一个加数下边，相同数位上的数字上下对齐，然后从个位加起，个位相月之和不滿十直接写在下边，滿十就向十位进丨个位数字写在和的个位数位上，以依类推。
3. 基本门电路设计七段数码管显示译码电路
1）用74LS48芯片，一个芯片就占用8255半个字节的端口，共有四个七段数码管需要四个74LS48芯片，并占用二个8255端口，这样8255与74LS48直连即可；
2）用四个74LS48芯片，以并联方式，连接到8255半个字节的端口，再用8255余下的半个字节端口的两个位引脚，作为四个数码管的位选信号；
3）8255与四个七段数码管直连，则占用四个端口；
4）四个七段数码管并联后，与8255的一个端口直连（余下1脚），另外用端口的两个位引脚，作为四个数码管的位选信号；
这里说的七段数码管是不带译码电路的；
1、2方法，8255直接输出BCD码即可；3、4方法则需要查表转换；
4. 基本门电路设计全加器电路
与非门是数字电路的一种基本逻辑电路。若当输入均为高电平（1），则输出为低电平（0）；若输入中至少有一个为低电平（0），则输出为高电平（1）。与非门可以看作是与门和非门的叠加。
作为基本的门电路，与非门常用于CMOS集成电路和晶体管－晶体管逻辑（TTL，也是一类集成电路产品）。在TTL「家族中」，与非门是其中最基本、电路最简单的多输入逻辑门，在这个「家族」中扮演重要角色。 例如，TTL编号中，排在第一的型号是7400，它内含四组2输入与非门。再比如，在CMOS集成电路中，标准4000系列为4011，包含4个独立的2端输入与非门。
5. 基本门电路设计规范
现在大多数在用电梯的门联锁电路的设计都采用一个门联锁继电器设计。
而根据GB7588-2003电梯制造与安装安全规范中的7.7.3.1轿厢运行前应将层门有效的锁紧在闭合位置上,但是层门锁紧前,可以进行轿厢运行前的预备操作,层门锁紧须由一个符合14.1.2要求的电气安全装置来验证;7.7.2.1除了对7.7.2.2情况下,如果一个层门或多个层门中的任何一扇打开。在正常操作情况下,应不能启动电梯或者保持电梯继续运行,然而可以进行轿厢运行前的预备操作;8.9.1除7.7.2.2情况,如果一个轿门(或多扇轿门的任何一扇)打开,在正常情况下应不能启动电梯或者保持电梯继续运行的状态,但可以进行轿厢运行前的预备操作。这样的设计虽然是符合国家标准,却有着一个不足之处,存在严重的安全隐患,即对于正常电梯运行时门联锁触点的故意短接行为或无意短接无法做出检测,在厅门或者轿门被短接的情况下,电梯在正常运行过程中,被短接的厅门或轿门被打开,而电梯不能被停止下来,平层之后可以继续运行
6. 基本门电路设计原理
工作原理:当T1发射极中有任一输入为0时，Y端输出为1；当T1发射极输入全1时，Y端输出为0。实现了与非门的功能。在使用TTL电路时要注意输入端悬空问题。当T1发射极全部悬空时，电源UCC仍能通过R1和T1集电结向T2提供基极电流，致使T2和T3导通、T4和D截止，Y端输出为0。
当T1发射极中有0输入，其余悬空时，则仍由0输入的发射极决定了T2和T3截止、T4和D导通，Y端输出为1。由此可见，TTL电路输入端悬空相当于1。
7. 基本门电路设计组合逻辑电路
三态门（英语：Three-state gate）是一种重要的总线接口电路。切换输出。 三态指其输出既可以是一般二值逻辑电路的正常的高电平（逻辑1）或低电平（逻辑0），又可以保持特有的高阻抗状态（Hi-Z）。
处于高阻抗状态时，输出电阻很大，相当于开路，没有任何逻辑控制功能。
高阻态的意义在于实际电路中不可能断开电路。三态电路的输出逻辑状态的控制，是通过一个输入引脚实现的。 三态门都有一个EO控制使能端，来控制门电路的通断。可以具备这三种状态的器件就叫做三态器件。
当EO有效时，三态电路呈现正常的“0”或“1”的输出；当EO无效时，三态电路给出高阻态输出。 三态门是一种扩展逻辑功能的输出级，也是一种控制开关。主要是用于总线的连接，因为总线只允许同时只有一个使用者。
通常在数据总线上接有多个器件，每个器件通过OE/CE之类的信号选通。
如器件没有选通的话它就处于高阻态，相当于没有接在总线上，不影响其它器件的工作。
8. 基本门电路设计报告
可以用一片CD4518的2个计数器，构成2位十进制计数器，然后再用反馈复位法，当计数到24时，复位归0。就构成了24进制计数器了。
