1. 模拟集成电路课程设计
我觉得模拟集成电路更加强大，为什么这么说呢？模拟电路通常设计比数字电流更加困难，对设计人员的水平要求更高。这也是数字集成电路比模拟集成电路更加普及的原因吧。
模拟电路通常需要更多的手工运算，其设计的过程的自动化程度低于数字电路。
模拟电路覆盖整个电子领域，任何一个电子线路功能的实现都会涉及到模拟电路，而数字电路主要应用于电视、雷达、通讯、电子计算机、自动控制、航天等科学领域。
2. 模拟集成电路课程设计思路
集成电路专业即集成电路设计与集成系统专业，主要课程有：
电路分析，模拟电子技术，数字电子技术，信号与系统通信原理，计算机语言与程序设计，微机原理与接口技术，计算机组成与系统结构，半导体制造工艺，模拟集成电路设计，超大规模集成电路设计，高级数字系统设计，集成电路版图设计，硬件描述语言，嵌入式系统原理，集成电路工艺技术，电子线路计算机辅助设计，集成电路设计EDA技术等。
3. 高级模拟集成电路设计
集成电路设计流程步骤
1、功能设计
要实现的功能，方式一般采用HDL描述，如verilog，VHDL。当然对于小规模电路也可以采用电路图输入的方式。
2、仿真验证
保证电路功能的正确性，可以通过软件仿真，硬件仿真等方式实现。软件仿真一般比较直观，方便调试，因为每一时刻的状态都可以看到。对于一个需要大规模验证的电路来说，是必不可少的。
3、逻辑综合
把代码变成实实在在的电路，如寄存器还是与非门，这个过程就叫综合。FPGA是做好的电路，一般顾及通用性和效能，基本电路单元就做得比较大。对于ASIC来说，两输入的与非门，就是一个简单的门电路，甚至为了区分驱动能力和时序特性差异，还分了好几个等级，有的面积小，有的驱动能力强。总的来说这一步就是工具把你的描述变成基于库的电路描述。
4、布局布线
考虑电路怎么摆放的问题，这叫布局布线。根据周边电路需求，时序要求，把你的电路放到芯片的某个位置。在摆好之后还得考虑连线是否能通，各级延时是否能满足电路的建立和保持时间要求等等。
5、输出
输出一个版图文件，告诉代工厂该怎么去腐蚀硅片，该怎么连金属等等。当然在这过程中间会有各种各样的辅助步骤。总的来说都是为了确保你设计的电路正确及正确实现你的电路。
4. 模拟集成电路课程设计广东工业大学
集成电路设计与集成系统专业工资待遇 截止到2013年12月24日，57740位集成电路设计与集成系统专业毕业生的平均薪资为4639元，其中应届毕业生工资3701元，0-2年工资4104元，10年以上工资5104元，3-5年工资6069元，8-10年工资10494元，6-7年工资11198元。 集成电路设计与集成系统专业就业方向 集成电路设计与集成系统专业学生毕业后可到国内外各通信、雷达、电子对抗等电子系统设计单位和微电子产品的单位从事微电子系统的研发设计。。 集成电路设计与集成系统专业就业岗位 硬件工程师、电气工程师、模拟集成电路设计工程师、研发工程师、射频集成电路设计工程师、设计工程师、等。 集成电路设计与集成系统专业就业地区排名 集成电路设计与集成系统专业就业岗位最多的地区是上海。薪酬最高的地区是肇庆。 就业岗位比较多的城市有：上海[36个]、北京[30个]、深圳[28个]、苏州[11个]、西安[10个]、武汉[9个]、广州[7个]、成都[6个]、无锡[6个]、济南[6个]等。 就业薪酬比较高的城市有：肇庆[8065元]、信阳[6999元]、北京[6279元]、上海[6194元]、佛山[5265元]、厦门[5231元]、杭州[5024元]、南京[5013元]、惠州[4999元]、沈阳[4867元]、大连[4799元]等。 集成电路设计与集成系统专业在同类专业排名 集成电路设计与集成系统专业在专业学科中属于工学类中的电气信息类，其中电气信息类共34个专业，集成电路设计与集成系统专业在电气信息类专业中排名第28，在整个工学大类中排名第95位。 在电气信息类专业中，就业前景比较好的专业有：计算机科学与技术，自动化，软件工程，信息工程，电气工程及其自动化，网络工程，计算机软件，电子信息工程，通信工程等。现在大学生就业形势越来越严峻，在填报志愿时，如果不是特别喜欢某一专业的话，选一个好就业的专业就显得尤为重要了，最好就业的专业排名是很多考生和家长朋友们关心的问题，下面小编带来2016年十大就业率最好专业希望对您有所帮助。
5. 模拟集成电路课程设计差分放大器
集成电路放大器：运放有两个输入端a（反相输入端）,b(同相输入端)和一个输出端o.也分别被称为倒向输入端非倒向输入端和输出端.当电压加U-加在a端和公共端(公共端是电压为零的点,它相当于电路中的参考结点.)之间,且其实际方向从a 端高于公共端时,输出电压U实际方向则自公共端指向o端,即两者的方向正好相反.当输入电压U+加在b端和公共端之间,U与U+两者的实际方向相对公共端恰好相同.为了区别起见,a端和b 端分别用"-"和"+"号标出,但不要将它们误认为电压参考方向的正负极性.电压的正负极性应另外标出或用箭头表示. 一般可将运放简单地视为：具有一个信号输出端口（Out）和同相、反相两个高阻抗输入端的高增益直接耦合电压放大单元，因此可采用运放制作同相、反相及差分放大器。 运放的供电方式分双电源供电与单电源供电两种。对于双电源供电运放，其输出可在零电压两侧变化，在差动输入电压为零时输出也可置零。
采用单电源供电的运放，输出在电源与地之间的某一范围变化。
运放的输入电位通常要求高于负电源某一数值，而低于正电源某一数值。
经过特殊设计的运放可以允许输入电位在从负电源到正电源的整个区间变化，甚至稍微高于正电源或稍微低于负电源也被允许。
这种运放称为轨到轨（rail-to-rail）输入运算放大器。
运算放大器的输出信号与两个输入端的信号电压差成正比，在音频段有：输出电压=A0（E1-E2），其中，A0 是运放的低频开环增益（如 100dB，即 100000倍），E1 是同相端的输入信号电压，E2 是反相端的输入信号电压。
6. 模拟集成电路课程设计答辩
1、负责录播等信息化产品的技术支持工作,包括公司软硬件产品的安装、调试、培训以及售后服务工作;
2、负责产品售前技术支持相关工作,包括需求沟通、技术交流、方案撰写等;
3、负责项目的招投标工作,包括整体解决方案的拟订、标书应答、讲解与答辩;
4、负责工程实施,提供售后技术支持,及时、准确处理客户在使用服务过程中的相关问题。
7. 模拟集成电路课程设计案例
我来自西北工业大学计算机学院微电子学研究所，现在是微电子学研究所的研一学生，专业方向是数字集成电路设计。在研一上学期，初步掌握了数字集成电路后端综合设计方法，本篇学术素养课程报告主要讨论在实现后端流程时的方法、经验、以及相关的感悟。 一般而言，软件工程师的需求量和硬件工程师的需求量是10:1，也就是说硬件工程师需求量远小于软件工程师，硬件工程师中又分为模拟和数字两大类，模拟集成电路设计主要包括ADC、DAC、PLL等，数字集成电路设计则更偏向于实现特定功能的芯片，如CPU、GPU、MCU、MPU、DSP等。 事实上，发展到现阶段，数字集成电路的设计方法已经在EDA工具的帮助之下十分类似于软件开发了，典型的数字集成电路开发一般为以下步骤： 1、根据需求，自顶向下设计电路模块，明确该数字系统需要实现什么功能，再具体细分到各个功能模块。此时的设计图形式一般为模块框图，使用visio或其他绘图软件实现。这个环节较为松散，但十分重要，因为根据需求设计大的模块和指标时，必须要结合实际情况，否则到后期会经历无限次返工甚至无法达到预定指标。一般由德高望重，经验丰富的工程师进行总体设计。 2、定义好各个模块之后，接下来就是具体实现各个模块的功能。因为硬件描述语言的存在，我们可以很轻易的通过硬件描述语言来“写”出模块的实现方法，在本次实验中，我使用的是Verilog HDL。具体代码的复杂程度和模块的复杂程度有关，我在这次实验中采用的是“八位格雷码计数器”电路设计。 3、完成“八位格雷码计数器”的Verilog代码后，需要对该设计进行“前仿真”。所谓前仿真，主要是为了验证代码是否描述正确，是否真正实现了所规划的功能。一般使用modelsim软件进行仿真，仿真成功进入下一阶段，不成功则需要返回修改代码。 4、前仿真成功后，已经有了功能正确的Verilog设计代码，此时可以将代码下载到FPGA板上进行验证（Quartus，JTAG），验证成功则证明此设计正确无误。对于某些集成度要求不高且时间非常紧张的数字电路设计项目，可以直接使用FPGA来实现芯片功能。显然，FPGA这种通用器件是不能满足高集成、低功耗、专用性高ASIC设计需求的，只能用于较为简单和粗犷的设计。 5、接下来进入后端流程。这时需要专用的服务器以及价格高昂的EDA工具支持。这也是为什么硬件设计入门较难的原因之一，如果一个没有接触过软件编程的有志青年立志做软件工程，一般一台电脑，一本书就够了，最多再买个正版编译器（VS，Eclipse，DW等），但是要做硬件电路设计，一台电脑一本书最多画画PCB。要做最核心的部分，必须使用功能强大的服务器和价格昂贵的EDA工具，因为普通的PC电脑负担不起“后端综合”的工作需求。而且大量linux下的复杂操作也会使人望而却步。 6、准备好后端平台后，就可以将“八位格雷码计数器”放到平台里，这时马上需要考虑的问题是使用什么元件库以及什么工艺？因为同样一个与非门，不同元件库有不同实现细节，MOS管细节可能都大相径庭，另外还要考虑工艺，这些工艺的文件来自于相关厂家（TSMC，CSMS等），这也是个人无法做后端的原因之一——因为你几乎不可能以自己的名义向台积电商量工艺库文件，毕竟作为一个涉世未深，无钱无术的初学者，你是无法充满自信的和人数上万、资金上亿的工艺厂签合同的。经过精心筛选后（更多情况下是没得选），确定你想使用的工艺。在本次实验中，我使用的是实验室学长改良过的元件库，以及TSMC 0.18um工艺，EDA工具为Cadence IC 614。 7、经过一系列配置之后，“八位格雷码计数器”已经成为了一个庞大的工程文件，我建议采用TCL脚本文件进行配置。然后就可以进行RTL级综合。所谓RTL级综合，实际上是指将Verilog代码“改写”为综合工具（我使用的是Encounter）所能识别的Verilog代码。通俗的讲，这个类似于将“文言文”翻译为“白话文”，也类似于C语言中的“编译”，即将高级语言翻译为汇编代码。当然，理论上可以直接写出RTL级代码，但这就和直接写汇编语言一样，复杂程度不言而喻。 8、RTL级综合完成后，接下来将RTL Verilog导入Encounter进行真正的后端综合。导入RTL代码后，还需要说明标准单元库的LEF文件，并定义电源和地的线名。此时需要一个MMMC config配置，流程繁杂，主要是配置相关文件和器件状态（TT、SS、FF等）。 9、完成导入配置，接下来是芯片布局设计，即Floorplan。Floorplan需要设置一些基础参数，如芯片的长宽（面积），留给管脚的空间，芯片利用率等。长宽比建议为0.2-5，复杂电路利用率0.85，一般电路利用率0.90，简单电路利用率0.95。 10、POWER计算，以此为根据布置电源线路，主要为ring和stripe。例如，某数字电路芯片功耗为55mW，增加冗余量到2倍左右，设计为100mW，按照1.8V供电，电流约为60mA，也就是总电源线为60u，如果每条线10u，则六条电源线，两侧各一条，中间四条。Encounter中有专门的布线配置器。布线之后，可以先Apply，然后撤销反复尝试。 11、布置IO管脚。如果提前没有导入IO，可以重新导入（TCL），也可以自行调整。 12、Pre-Place，因为Verilog中往往有很多的module，每个module对应一个布局模块，布局时应当注意一些布局原则。布局时一般通过简单的拖动就可以。“八位格雷码计数器”因为只有一个module，因此不需要复杂的布局。 13、布局是一个不断修改和改进的过程，Pre-Place之后进行Place，之后进行之后Post-Place。Place之后，需要进行时钟树综合（CTS），时钟树综合的目的是为了让每个信号都在约束的时间内传输到下一个时序单元，否则会对芯片的主频产生影响（主频是在设计前就定下来的指标），然后在Post-CTS对不符合时钟约束的部分进行布线调整。 14、布局之后进行布线，即Route，对于特殊还布线需要进行SRoute，然后进行Post-Place，这些步骤某种程度上都是“点按钮”和“配参数”，但后端综合时一定要有清醒的头脑，必须知道为什么要点这些按钮，以及该配置什么参数。 15、布局布线经过多次迭代，IO管脚配置好后，可以Fill全图，用各层金属覆盖未使用的区域。单个“八位格雷码计数器”因为结构简单，芯片未覆盖区域较大。 16、至此，Encounter内的后端综合就完成了，可以导出（export）成GDSII格式的网表，以及为了做DRC，LVS检查，也需要“Netlist”成schematic（电路原理图）的格式。 17，将后端综合的GDSII文件导入（Stream in）到Virtuoso里。Virtuoso是一个用于模拟集成电路设计的软件。将GDSII文件导入该软件主要有两个目的，一是可以在Virtuoso里做“后仿真”，验证经过后端综合的一系列流程之后，概念芯片是否能满足设计需求，此时的仿真就已经考虑到了延时，电阻，功耗等实际存在的问题，如果仿真时出现了问题，需要进行返工修改，必要时要重新布局布线。当“后仿真”通过后，还要对该芯片进行DRC和LVS检查，DRC是查看是否满足所选工艺的要求，因为在实际情况下，一些理论上的值是不现实的，比如过细的线无法生产，栅极间的距离过短可能会导致短路，导线和各金属层之间的电容会影响电路功能等。LVS是比较layout和Schematic之间的拓扑关系是否不一致。二是可以方便以后做数模混合芯片设计时进行混合设计，因为模拟集成电路的是直接在Virtuoso中进行的，两者最后结合在一起，就可以进行数模混合集成电路设计。 18、进行完检查之后，就可以与工艺提供厂家联系进行加工了，如TSMC。一般加工需要跟上企业的业务流程。大约经过1月左右，芯片加工完成，然后进入测试环节。焊接，试验，验证芯片指标，以及提出改进方案。 至此，一个数字集成电路从概念到实物的整个流程就完成了，每一步都值得研究和回味，从二四译码器到复杂的CPU，其流程是基本一样的。经过研一上一个学期的学习，我也基本掌握了这个流程。以后会更加努力的在本专业方向继续前进，培养核心竞争力。
8. 模拟集成电路课程设计西安邮电大学
西安邮电大学的优势专业有通信工程、集成电路、计算机科学与技术、电子信息工程、微电子等。
9. 模拟集成电路课程设计报告
专业基础课和专业课包括C/C++语言、数据结构与程序设计、Verilog、电路分析基础、模拟电子线路基础、数字电路与系统设计基础、计算机语言与程序设计、计算机组成与系统结构、微机原理与应用、数字信号处理、半导体器件电子学、集成电路原理与设计、集成电路工艺技术、硬件描述语言、集成电路EDA技术、嵌入式系统原理与设计、信号与系统、通信系统原理、自动控制原理、计算机控制技术、版图设计、低功耗设计等。课程体系能够使学生既具有坚实宽广的理论基础,同时又具有较强的应用开发和创新能力。
10. 模拟集成电路课程设计实验报告
工作难找。流片以后，不知道为什么成功，也不知道为什么失败，有时候就是不讲道理。
收入比上不足比下有余，有年入10万的，也有年入100万的，差距天差地别。
