1. d触发器mos管电路
可以啊。。加三级管
2. d触发器电路图
这个问题很简单的 教你方法嘛 首先写出2个触发器的特性方程。
D触发器为:Q^（n+1）=D；JK触发器为:Q^(n+1)=J*(!Q^n)+!K*Q^n.注（!表示"非"）.联立2个方程可以解得:D=J*!Q^n+!K*Q^n.好了现在就可以画出电路图了是这样的：D触发器的Q非和J相与，这个我们暂时叫A；然后把K取非（经过一个非门）再和D出发的Q相与，我们暂时称为B，最后我们把A和B相或，输出端接在D触发器的D端，这样就从D触发器转变成JK触发器了。
遇到类似都一样，先写出特性方程，然后联立求解。
就完了呵呵。
希望你满意这个回答
3. D触发器电路原理
D触发器
触发器（英语：Flip-flop, FF，台湾译作正反器），学名双稳态多谐振荡器（Bistable Multivibrator），是一种应用在数字电路上具有记忆功能的循序逻辑组件，可记录二进位制数字信号“1”和“0”。触发器是构成时序逻辑电路以及各种复杂数字系统的基本逻辑单元。触发器的线路图由逻辑门组合而成，其结构均由SR锁存器派生而来（广义的触发器包括锁存器）。触发器可以处理输入、输出信号和时钟频率之间的相互影响。
4. d触发器管脚
原理：
触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即“0”和“1”，，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。触发器有集成触发器和门电路组成的触发器。触发方式有电平触发和边沿触发两种。
D触发器在时钟脉冲CP的前沿（正跳变0→1）发生翻转，触发器的次态取决于CP的脉冲上升沿到来之前D端的状态，即=D。因此，它具有置0、置1两种功能。由于在CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。和分别是决定触发器初始状态的直接置0、置1端。当不需要强迫置0、置1时，和端都应置高电平（如接+5V电源）。74LS74，74LS175等均为上升沿触发的边沿触发器。图一为74LS74的引脚图和逻辑图。D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等。
5. d触发器逻辑电路
D触发器：Qn+1=DQn为现态，变成次态的状态下为Qn+1，Qn+1又会成为新的Qn。在边沿触发器的逻辑符号中，在C1端加上了动态符号——一个箭头，说明触发器只对时钟的上升沿响应，如果再在动态符号前面加上一个圆圈，则表示触发器只对时钟的下降沿响应。
输入端D前面标有一个“1”，表示这个输入端受时钟信号的影响，而在置一端和置零端S和R的前面没有标注1，说明这两个输入端不受时钟信号的影响，也就是说他们是异步置一和异步置零端。
6. D触发器电路
D触发器是存储器件，起暂存数据的作用。
电路中起开关作用的一般是MOS管，或者AND Gate。
触发器是存储器件，不同类型的触发器根据输入端数据，暂存数据的值有区别。D触发器因为存储数据就是D的输入，所以用途最广泛。现在D触发器是数字集成电路中，时序设计的基础元件。当JK触发器出现时钟脉冲动作时，当J和K同时为0时，状态不变；当J为0，K为1时，二次状态为0；当J为1，K为0时，二次状态为1；当J=1K=1时，二次状态与当前状态相反。D触发器（由与非门组成），其逻辑功能为：当D=1时，q=0；当D=0时，q=1；
二、触发方式不同：
JK触发器是在时钟边缘触发的，一般上升沿rs.D触发器可分为高电平触发器和低电平触发器，有时也可分为时钟边缘触发器触发器是具有存储功能的二进制存储器件，是各种时序逻辑电路的基本器件之一。触发器可分为RS触发器、JK触发器、D触发器、t触发器等，根据其功能可分为主从触发器和边缘触发器两大类。
目前国内生产的TTL集成触发器主要有edge-D触发器、edge-JK触发器和主从JK触发器。这些触发器可以转换为其他函数触发器，但转换后的触发器的触发器模式不会更改。例如，从边转换的触发器仍由边触发。
7. D触发器mos结构
计算机内存条主要是由内存芯片、电路板、内存颗粒、金手指等部分组成的
内存条是CPU可通过总线寻址，并进行读写操作的电脑部件。
内存存储器是具有“记忆”功能的设备，它用具有两种稳定状态的物理器件来表示二进制数码“0”和“1”，这种器件称为“记忆元件”或“记忆单元”。
记忆元件可以是磁芯，半导体触发器、MOS电路或电容器等。
8. d触发器mos管电路图
按逻辑功能不同分为：RS触发器、D触发器、JK触发器、T触发器。 按触发方式不同分为：电平触发器、边沿触发器和主从触发器。 按电路结构不同分为：基本RS触发器和钟控触发器。 按存储数据原理不同分为：静态触发器和动态触发器。 按构成触发器的基本器件不同分为：双极型触发器和MOS型触发器。
触发器（trigger）是个特殊的存储过程，它的执行不是由程序调用，也不是手工启动，而是由事件来触发，比如当对一个表进行操作（ insert，delete， update）时就会激活它执行。触发器经常用于加强数据的完整性约束和业务规则等。 触发器可以从 DBA_TRIGGERS ，USER_TRIGGERS 数据字典中查到。
照明配件
用于高强度气体放电灯(H.I.D)的启动,型号繁多.由于高强度气体放电灯启动时需要一个高电压来使气体电离进入等离子态，因而需要一个高压发生器做为启动器。这就是触发器早期的机械型触发器已经淘汰。现在绝大多数触发器都是使用可控硅或高压触发二极管的电子触发器，常用的型号有：OSRAM 的 CD-7 飞利浦的 SI51 SN58 爱伦的ALK400等
双稳态触发器
基本电路如图1的上半部。它由两个反相器直接耦合而成。反相器1由晶体管T1和电阻Rc1R11及R12组成,反相器2由晶体管T2和电阻Rc2、R21及R22组成。反相器1的输出端Q即是反相器2的输入端，同样，反相器2的输出端悩也是反相器1的输入端,两级反相器是互相反馈的。这个电路具有两种稳定状态: 图1
一种稳态是T1管导通、T2管截止，Q端为低电位、悩为高电位;另一种稳态是T1管截止、T2管导通，Q端为高电位、悩端为低电位。加上电压 Ec和-Eb后电路即进入一种稳定状态。若不加触发信号，电路则永远处于这个稳定状态。 欲使电路从一种稳态转换到另一种稳态，必须外加触发信号。图1的下半部分是两个引导触发信号给各个反相器的电路。它们分别由微分电路R1C1、R2C2和隔离二极管D1、D2组成。 当外加负触发脉冲作用于引导电路的“S”端时,通过微分电路R1C1使D1导通,b1点呈低电位。此时不论触发器原处何种状态T1管截止，Q点变为高电位,T2管导通，悩点变为低电位。这种稳态称为触发器的“置位”状态，“S”端称为“置位”端。反之,外加负触发脉冲作用于“R”端时,则使悩端为高电位,Q端为低电位。这种稳态为触发器的“复位”状态,“R”端称为“复位”端。具有置位、复位功能的触发器称为R-S触发器。 双稳态触发器可用来构成各种计数器、分频器和寄存器等。
射极耦合触发器
又称施密特触发器，其原理电路如图2。它也由两级反相器直接耦合而成。第一级反相器的输出端c1是第二级反相器的输入端。第一级反相器的输入端接输入触发电压ui，第二级反相器的输出端提供输出电压u0。两级反相器通过公共的发射极电阻Re耦合在一起，因而称射极耦合触发器。这种触发器也有两种稳定状态,一种稳态是T1管导通、T2管 图2
截止,输出u0为高电位；另一种稳态是T1管截止,T2管导通,u0为低电位。触发器的稳定状态决定于输入u电位的高低，因此这种触发器具有电位触发特性。当输入ui为低电位时,T1管截止,c1点电位升高，使T2管导通,输出u0也是低电位。当ui为高电位时，T1管导通,c1点电位下降，使T2管截止,u也是高电位。射极耦合触发器可用于波形的整形和鉴幅。
单稳态触发器
单稳态触发器也由两个反相器构成(图3a)。与图1 的双稳态触发器相比，由晶体管T2组成的反相器2完全相同,但由晶体管T1组成的反相器1中,用电容器C代替电阻器R11，且R12接向 Ec。另外，在T1管的b1点接有由D1、R1及C1组成的引导电路, ui即外加触发信号。触发器的状态电压由c1及c2点输出。 图3b的波形表明单稳态触发器的工作过程。在外加负触发脉冲u到来以前（0～t1期间）,触发器处于稳定状态。由于b1点通过R12接向电压 Ec，T1导通,T2截止。c1点的电压uc1为低电位,c2点电压u为高电位,电容器C被充电。在t=t1瞬间,u到来,通过微分电路R1C1使D1导通,b1呈低电位，T1由导通变为截止,uc1上升为高电位；T2导通，uc2 图3
下降为低电位。这时,电容器C通过T2放电形成暂时稳定状态(t1～t2期间)，称为暂稳态。随着电容器C的放电，b1点电位上升，当t=t2时，b1点的电位又使T1管导通,uc1下降为低电位，T2管又截止,uc2电位上升。在t2～t3期间，uc2因受Rc2C充电的影响而上升缓慢，形成恢复期。t3以后进入原来的稳定状态。单稳态触发器可用于脉冲整形和脉冲延时。 各种触发器均可由分立元件构成，也可由集成电路来实现。但随着集成电路技术的发展，集成触发器品种逐渐增加，性能优良，应用日益广泛。基本触发电路有R-S触发器，T触发器，D触发器，J-K触发器等。
9. mos管触发器电路图
SRAM存储元电路是由两个MOS反相器交叉耦合而成的触发器，一个存储元存储一位二进制代码。SRAM存储器的组成：存储体，存储单元的集合，通常用行线和列线的交叉来选择所需要的单元。存储元是组成存储器的基础和核心，它用来存储一位二进制信息0或1。